영전류 클램핑 저감을 위한 지령 전류 예측 기반의 CHMI 데드타임 보상 방법

초록

본 논문은 PS-PWM (Phase Shifted？PWM) 기반 CHMI (Cascaded H-bridge Multilevel Inverter) 출력 전류의 영전류 클램핑 저감을 위해 지령 전류 예측을 통한 데드타임 보상 방법을 제안한다. 일반적인 데드타임 보상 방법은 출력 전류 극성에 따라 옵셋 전압을 인가하므로 영전류 부근에서 전류 리플로 인해 극성 판별 오차가 발생하며, 제어 주기 동안 전류 극성이 변동하는 경우 데드타임 보상 불가능 영역이 발생한다. 특히 CHMI의 스위칭 주파수가 낮을 경우, DSP (Digital Signal Processor)를 이용하는 실제 시스템에서는 쉐도우 레지스터로 인하여 보상 불가능 영역이 더 증가하므로 기존 방법으로는 영전류 클램핑 보상에 한계가 있다. 제안하는 방법은 실제 출력 전류 대신 지령 전류를 통해 극성을 판별하고, 영전류 부근에서는 다음 제어 주기의 지령 전류를 예측하여 위상각에 따라 보상 옵셋 전압을 조정한다. 따라서 제안하는 방법 적용 시 영전류 클램핑 저감이 가능하며, 이를 통해 출력 전류의 THD를 향상시킬 수 있다. 본 논문의 타당성은 PSIM 시뮬레이션을 통해 검증한다.